no-img
پارس یونی

بررسی و شبیه سازی مدارات ساخت تابع نمایی بوسیله MOSFET - پارس یونی


پارس یونی
گزارش خرابی لینک
اطلاعات را وارد کنید .

ادامه مطلب

DOC
بررسی و شبیه سازی مدارات ساخت تابع نمایی بوسیله MOSFET
امتیاز 4.00 ( 2 رای )بررسی و شبیه سازی مدارات ساخت تابع نمایی بوسیله MOSFET">
doc
۲۹ دی ۱۳۹۶
1.3 مگابایت
۲۰,۰۰۰ تومان
۲۰,۰۰۰ تومان – خرید
61صفحه

بررسی و شبیه سازی مدارات ساخت تابع نمایی بوسیله MOSFET


چکیده:
مدارهای شبه نمایی می توانند در کاربرد های مختلف مانند سیستم ارتباطات و پردازش سیگنال انالوگ صوتی و تصویری یافت شوند.اغلب این مدارها بعنوان بخشی از آمپلی فایر بازده متغیر یا کنترل بازده اتوماتیک بکار می روند. اولین کار بوسیله ترانزیستور دو قطبی با ویژگی های نمایی منسجم اجرا می شود. در تکنولوژی CMOS ترانزیستور MOS در ناحیه وارونگی ضعیف کار می کند. در این پروژه چندین مدار مختلف نمایی بررسی شده، ضعف ها و مزایای آنها به همراه شبیه سازی صورت گرفته برای هر کدام از آنها ارائه می شود.

مقدمه:
اغلب پروسه سیستم های ارتباطات VGA در مسیر دریافت ان ها برای ارتقای دامنه دینامیک سیستم است.VGA بازده را بعنوان تغییرات مقاومت سیگنال ورودی تنظیم می کندو تغییر بازده باید در زمان مشخص با توجه به میزان تغییر سیگنال ورودی باشد.به منظور فهم زمان ثابت بازده اغلب VGA ها در قابلیت کنترل بازده دسی بل خطی تعبیه شده است.پیاده سازی ویژگی های بازده دسی بل خطی با امپلی فایر CMOS است.با این وجود کار جزیی نیست. علیرغم ان که امپلی فایر BJT در منحنی V-I بصورت ذاتی نمایی است امپلی فایر CMOS نیاز به دست کاری مدار برای کنترل بازده دسی بل خطی دارد.ساختار متعدد CMOS VGA برای پیاده سازی برخی توابع گزارش شده است.روش ارائه شده برای تابع نمایی ژنراتور بکار می رود.نسبتا امپلی فایر خطی با بازده کنترل شده مانند سلول گیلبرت و ساختار سیگنالی به ویژگی های دسی بل خطی با استفاده از BJT پارازیتی در پروسه CMOS یا MOSFET در ناحیه آستانه به ترتیب است.کنترل بازده دسی بل خطی می تواند توسط کاربرد کنترل پشتیبانی منفی پیاده سازی شود حلقه بازگشت متشکل از ژنراتور نمایی و سلول VGA المثنی ولتاژ کنترل بازده دسی بل خطی را تولید می کند که براساس معکوس ولتاژ ورودی نمایی است به علت حلقه بازگشت و المثنی VGA ؛ سلول VGA نیاز به ویژگی کنترل بازده خطی برای ولتاژ کنترل ندارد.بنابراین VGA کلی می تواند پایدار باشد در دیدگاه های متفاوت طراحی دسی بل خطی تنها با MOSFET گزارش شده است.
این پایان نامه شامل ۵ فصل می باشد که در هر فصل یک مدار تولید کننده توابع نمایی با MOS مورد بررسی قرار می گیرد.

عنوان فهرست مطالب صفحه
چکیده: ۱
مقدمه: ۲
فصل اول ۳
تابع نمایی خطی ۳۵ دسی بل ژنراتور برای کاربرد های VGA,AGC 3
(A 35 dB-Linear Exponential Function Generator for VGA And AGC Applications) 3
۱-۱ چکیده: ۴
۱-۲ مقدمه: ۴
۱-۳ نمودار کلی مطرح شده: ۵
۱-۴ پیاده سازی مدار: ۶
۱-۴-۱ طراحی مبدل V-I خطی ۶
۱-۴-۲ مدار مربع جریان به جریان ۷
۱-۴-۳ مربع و ضریب جریان: ۸
۱-۵ نتیجه گیری: ۸
فصل دوم ۱۰
سلول های شبه نمایی CMOS جدید در دامنه دسی بل زیاد و توان کم ۱۰
Novel Low-Power High-dB Range CMOS Pseudo-Exponential Cells)) 10
۲-۱ چکیده: ۱۱
۲-۲ مقدمه: ۱۱
۲-۳ تقریب نمایی ۱۲
۲-۴ پیاده سازی مدار: ۱۳
۲-۵-۱ اولین دیدگاه: ۱۴
۲-۵-۲ دومین دیدگاه: ۱۵
۲-۵-۳ اثرات درجه دوم: ۱۶
۲-۵-۴ نتایج اندازه گیری: ۱۷
۲-۶ نتیجه گیری: ۱۹
فصل سوم ۲۰
مدار جریان –ولتاژ نمایی CMOS مبتنی بر روش تقریب ۲۰
(CMOS EXPONENTIAL CURRENT-TO-VOLTAGE CIRCUIT BASED ON NEWLY PROPOSED APPROXIMATION METHOD) 20
۳-۱ چکیده: ۲۱
۳-۲ مقدمه: ۲۱
۳-۳ تابع تقریب نمایی جدید مطرح شده: ۲۲
۳-۴ تعریف مدار: ۲۳
۳-۴-۱ مدار پایه ۲۳
۳-۵ نتایج شبیه سازی: ۲۷
۳-۶ نتیجه گیری: ۲۷
فصل چهارم ۲۹
تابع نمایی CMOS ژنراتور ۲۹
(CMOS exponential function generator) 29
۴-۱ چکیده: ۳۰
۴-۲ مقدمه: ۳۰
۴-۳ اصول طراحی و پیاده سازی مدار: ۳۰
۴-۴ نتایج تجربی: ۳۳
۴-۵ نتیجه گیری: ۳۴
۴-۶ معماری مبدل: ۳۵
فصل پنجم ۳۶
آمپلی فایر بازده متغیر CMOS دسی بل خطی ذاتی ۳۶
(An Inherently dB-linear All-CMOS Variable Gain Amplifier) 36
۵-۱ چکیده: ۳۷
۵-۲ مقدمه: ۳۷
۵-۳ سلول VGA دسی بل خطی ذاتی ۳۸
۵-۴ اثرات غیر ایده ال سلول VGA کاسکود ۴۲
۵-۵ اثر بدنه: ۴۲
۵-۶ امپدنس ورودی محدود منبع جریان ۴۳
۵-۷ اثر واریانس PVT بر ویژگی دسی بل خطی ۴۴
۵-۷ پیاده سازی مدار: ۴۵
۵-۸ نتایج اندازه گیری: ۴۶
۵-۹ نتیجه گیری: ۴۹
منابع: ۵۰
Abstract: 54

عنوان فهرست تصاویر صفحه
شکل ۱-۱ نمودار توابع مختلف بر مقیاس دسی بل ۶
شکل ۱-۲ نمودار کلی مطرح شده. ۶
تصویر۱-۳ مبدل خطی زیاد V-I 7
تصویر۱-۴ ویژگی های V-I مدار نشان داده شده در تصویر ۳ برای vbias1 مختلف ۸
شکل ۱-۵ مبدل V-I نمایی مطرح شده ۹
شکل ۱-۶ ویژگی I-V مبدل V-I نمایی مطرح شده برای vBias 1 مختلف. ۹
تصویر۲-۱ مقایسه تقریب شبه نمایی متفاوت ۱۳
تصویر۲-۱ مدار مطرح شده برای اجرای تقریب شبه نمایی ۱۴
تصویر۲-۳ اثرات درجه دوم . سو تطبیق جریان IB 16
تصویر۲-۴ نتایج اندازه گیری مدار های شبه نمایی مطرح شده در تصویر ۲a با محور y خطی و b با استفاده از محور y دسی بل. ۱۸
تصویر۳-۱ نمودار توابع مختلف بر مقیاس دسی بل ۲۳
تصویر ۳-۲ (a) مدار بایاس برای مدار در (b)–(b) بلوک های حالت جریانی برای تقریب نمایی مطرح شده ۲۴
تصویر۳-۳ پیاده سازی مدار معادله ۲ مبتنی بر بلوک های حالت جریانی نشان داده شده در تصویر۳-۲. ۲۵
تصویر۳-۴ مبدل جریان به ولتاژ جدید مطرح شده ۲۷
تصویر۳-۵ ویژگی I-V مدار مطرح شده نشان داده شده در تصویر۳-۴ برای I0 = 35 μA , k1 = 1 و انواع K2 28
تصویر۳-۶ ویژگی های I-V مدار مطرح شده نشان داده شده در تصویر ۳-۴ برای I0 = 35 μA , k1 = 1 و k2 = 0.65 28
تصویر۴-۱ مقایسه میان تابع exp(2x) و f(x)=(1+x)/1-x) 31
تصویر۴-۲ تابع نمایی مطرح شده ژنراتور ۳۲
تصویر ۴-۳ تابع نمایی مطرح شده ژنراتور ۳۳
تصویر۴-۴ نتایج تجربی تابع نمایی مطرح شده ژنراتور ۳۴
تصویر۵-۱ سلول VGA 40
تصویر۵-۲ شبیه سازی MATLAB، VDS1 با VC1 40
تصویر۵-۳ .a شبیه سازی MATLAB VDS1 با VC1 براساس A -b شبیه سازی MATLAB VDS1 با VC1 براساس B 41
تصویر۴.بازده VDS1 با VC1 41
تصویر ۵-۵ اثرات بدنه سلول VGA 42
تصویر ۵-۷ a بازده خطا VC b خطا بازده VC براساس L منبع جریان ۴۳
تصویر ۵-۸ aبازده VC b خطای بازده VC براساس واریانس پروسه ۴۴
تصویر ۵-۹ a بازده VC b خطای بازده VC براساس واریانس دما ۴۵
تصویر۵-۱۰ نمودار کلی VGA 46
تصویر۵-۱۱ ۴۷
تصویر ۵-۱۲ ولتاژ کنترل اندازه گیری شده بازده VS 47
تصویر۵-۱۳ ولتاز کنترل اندازه گیری شده VS خطای بازده ۴۸
تصویر۵-۱۴ فرکانس اندازه گیری شده مسوول برای حالت بازده ۴۸
تصویر۵-۱۵IIP3 اندازه گیری شده در ۳۰۰ مگا هرتز ۴۸

عنوان فهرست جداول صفحه
جدول ۲-۱ مقایسه پیاده سازی الگو با این کار ۱۸
جدول ۵-۱ تغییر پذیری و واریانس استانه ۴۴
جدول ۵-۲ مقایسه عملکرد ۴۹



موضوعات :

دیدگاه ها


دیدگاهتان را بنویسید

نشانی ایمیل شما منتشر نخواهد شد. بخش‌های موردنیاز علامت‌گذاری شده‌اند *